AI 已经可以参与真实的原理图和 PCB 工程，完成器件选型、重复连线、布局候选、局部布线、DRC、BOM 和制造文件生成。但在当前阶段，它更适合做“受控的 AI 辅助设计流水线”，而不是“无人化量产设计”。
真正可落地的架构不是让大模型直接看着板子自由发挥，而是把 AI 放进一条有边界、有证据、有审批的工程流水线：
- 把需求转成机器可读的规格和约束。
- 让 AI 生成网表、代码、结构化操作或布局候选。
- 让 EDA、规则引擎、仿真器和检查器执行确定性验证。
- 每个阶段设置人工 Gate，未通过不得进入下一阶段。
- 每次修改可追溯、可比较、可回滚。
一句话概括：
AI 负责提出并执行候选方案，工具负责证明它至少符合已知规则，工程师负责判断它是否真的可以用于产品。
图 1：从需求到量产的六阶段受控流水线。
一、范围与边界
1.1 本文覆盖
- 从产品需求、器件选型、原理图、PCB 布局布线到样机验证的设计流水线。
- AI Agent、官方 Skill、MCP、EDA Gateway、知识库、仿真和验证工具之间的职责边界。
- 设计数据、审计记录、人工审批和回滚机制。
- 从设计文件到 PCB/PCBA 制造和测试的数据交接。
1.2 本文不承诺
- AI 可以独立完成安规、医疗、汽车、高压或高可靠产品的最终设计责任。
- DRC 通过就等于电气正确、EMC 合格或可以量产。
- 通用 MCP 可以替代专用布局引擎、SI/PI 仿真器或 EMC 实验室。
- EDA MCP 可以直接控制 SMT、装配或测试设备。
1.3 “AI 产线”的三种含义
| 含义 | 是否可落地 | 说明 |
|---|---|---|
| AI 辅助设计流水线 | 可以 | AI 参与设计、检查、文档和变更管理，工程师签核 |
| 无人化设计产线 | 暂不适合量产 | 仅适合低风险模板板、原型和受限场景 |
| 物理 SMT/装配/测试产线 | 不属于 EDA MCP 范围 | 需要 MES、设备 API、OPC UA/SECS-GEM、AOI/SPI/X-ray/ICT/FCT |
二、总体流程
图中的 Gate 不是形式审批，而是“产物 + 证据 + 责任人”的联合检查点。任何 Gate 都至少需要：
- 明确的输入版本。
- 可复现的检查报告。
- 未解决风险的清单。
- 有权限的工程师签核。
- 下一阶段可以使用的冻结产物。
三、分层架构
| 层 | 主要组件 | 责任 |
|---|---|---|
| 控制面 | 规格管理、Agent 编排、知识库、权限与审批 | 决定做什么、谁可以批准、允许调用哪些工具 |
| 执行面 | 官方 Skill / MCP、Bridge、Gateway、EDA、仿真器 | 执行被授权的动作，返回真实工程结果 |
| 数据面 | Git、PLM、对象存储、快照与审计 | 保存工程事实、差异、版本和签核记录 |
| 验证面 | ERC、DRC、DFM、SPICE、SI/PI、热与测试 | 提供确定性证据，不替工程师做最终判断 |
| 制造面 | Gerber/BOM/CPL、MES、AOI/SPI/X-ray/ICT/FCT | 把设计转成可制造、可检测、可追溯的产品 |
3.1 控制面
控制面决定“现在该做什么、谁可以批准、哪些工具可以调用”。
- 需求与规格管理。
- Agent 编排和任务分解。
- 数据手册、参考设计、器件库和规则检索。
- 工具白名单、权限、审批和审计策略。
- 失败重试、停止条件和升级路径。
3.2 执行面
执行面只做被授权的动作，不负责最终工程判断。
- 官方 Skill 负责 API 文档、调用规范和 Bridge 工作流。
- MCP 负责把高频操作包装成结构化工具。
- Gateway 负责在 EDA 内执行代码。
- EDA 负责维护原生原理图、PCB、库和制造数据。
- 仿真和检查工具负责输出确定性结果。
3.3 数据面
数据面保存工程事实，不能让聊天记录成为唯一真相。
- 每次修改前保存快照。
- 每次修改后保存差异和检查报告。
- 设计、BOM、约束、报告和签核记录都带版本号与哈希。
- 任何自动修改都能回到上一个已批准版本。
四、各阶段职责
| 阶段 | AI 可以做什么 | 确定性检查 | 人工 Gate | 冻结产物 |
|---|---|---|---|---|
| 需求与架构 | 拆解需求、生成框图、检索参考设计、比较器件 | 需求可追踪性、功耗预算、接口冲突、供应风险 | 架构师确认拓扑、关键器件和合规路径 | 规格包、架构图、初始 BOM、风险清单 |
| 原理图 | 生成模块、重复连线、整理网名、标准化器件 | 引脚映射、网表、ERC、数据手册引用、封装一致性 | 硬件工程师逐模块签核 | 原理图、网表、引脚表、BOM |
| 布局 | 按功能分区、生成放置候选、扇出、丝印整理 | 板框、间距、热区、禁布区、接口方向、可布通性 | 布局工程师冻结关键器件和接口位置 | 布局版本、约束文件、布局评审记录 |
| 布线 | 非关键网络布线、局部避障、差分对初稿 | DRC、DFM、连通性、线宽、过孔、载流估算 | 关键网络人工完成并锁定 | 布线版本、DRC/DFM 报告 |
| 仿真与样机 | 生成仿真网表、测试计划、问题摘要 | SPICE、SI、PI、热、EMC 预检、功能测试 | 验证工程师确认覆盖率和测试结果 | 仿真报告、样机报告、问题闭环 |
| 制造交接 | 生成 Gerber、BOM、CPL、装配图、测试规范 | DFM/DFA、料号、封装、极性、可测试性 | 制造、质量和项目负责人联合签核 | 制造包、版本清单、试产放行单 |
五、Gate 通过标准
Gate A：架构评审
- 需求、接口、成本和法规等级已记录。
- 关键器件有数据手册证据和替代料策略。
- 电源架构、保护、接地、隔离和热路径有明确方案。
- 已知风险有责任人和验证方法。
Gate B：原理图签核
- 网表与规格逐项对应。
- 所有引脚都有明确用途，NC 引脚有标记。
- 电源时序、复位、时钟、启动和调试接口已验证。
- ERC 无阻断级错误，例外项有书面理由。
- 符号、封装、器件和 3D 模型版本一致。
Gate C：布局冻结
- 板框、安装孔、接口和机械干涉已确认。
- 叠层、Net Class、阻抗、禁布区和热区已冻结。
- 关键器件、去耦、晶振、模拟区和功率区满足约束。
- 可布通性经过检查，不是“看起来能走线”。
Gate D：设计签核
- DRC、DFM、连通性和未布线检查完成。
- 关键网络的线宽、过孔、长度、阻抗和回流路径有证据。
- 丝印、极性、装配方向、测试点和基准点已检查。
- 任何自动修复都有前后差异和人工复核。
Gate E：试产签核
- 样机完成上电、功能、热和基本 EMC 预检。
- BOM 可采购，关键料号有库存或替代方案。
- 制造、装配和测试文件版本一致。
- 失效模式、测试覆盖和返修路径已明确。
六、Agent 设计原则
6.1 不要让同一个 Agent 同时修改和批准
推荐至少分离以下角色：
- 规划 Agent：拆解任务、生成计划和约束。
- 原理图 Agent：生成或修改原理图。
- 布局 Agent：生成布局候选。
- 验证 Agent：只读检查、对比和报告。
- 文档 Agent：生成 BOM、测试计划和变更说明。
- 人工审批者：对 Gate 和最终发布负责。
验证 Agent 不应拥有写入权限。修改者也不应成为最终验收者。
6.2 优先使用结构化操作
不要让模型直接生成一大段不可审查的代码或几何坐标。优先使用：
- 网表。
- 引脚映射表。
- Net Class 和约束文件。
- 布局程序。
- Typed Action。
- 可对比的 EDA API 调用。
6.3 关键网络先人工锁定
以下网络建议人工完成或至少人工逐条确认：
- 电源输入、功率级和反馈网络。
- 时钟、复位和启动配置。
- DDR、USB、以太网、MIPI、PCIe 等高速接口。
- RF 和天线匹配网络。
- 隔离、安规和高压网络。
- 电流采样、保护和控制环路。
非关键网络可以交给 AI 或规则布线器，但必须经过 DRC、DFM 和人工抽检。
七、工具与数据边界
| 能力 | 推荐工具 | 责任边界 |
|---|---|---|
| EDA 操作 | 嘉立创 EDA Gateway + 官方 Skill | 负责原生工程修改，不提供工程判断 |
| 高层自动化 | 受控 MCP，例如 jlcmcp | 简化工具调用，不替代布局引擎 |
| 原理图审查 | EDA API、网表、ERC | 需要人工核对数据手册和设计意图 |
| 模拟仿真 | LTspice、ngspice 等 | 模型和激励必须可追溯 |
| SI/PI/EMC | 专用仿真工具和实验室 | AI 只能辅助准备和解释，不负责认证 |
| 版本管理 | Git、PLM 或受控对象存储 | 保存快照、差异、审批和发布记录 |
| 制造执行 | MES、设备 API、OPC UA/SECS-GEM | 与 EDA MCP 是不同系统 |
八、安全与风险控制
8.1 强制性控制
- Gateway 和 Bridge 仅监听本机，不暴露到公网。
- 生产工程只允许在副本或受控分支上修改。
- 原始代码执行工具默认禁用，启用时必须人工审批。
- 每次写入前自动快照，写入后回读并生成差异。
- 数据手册、网页和第三方文档一律视为不可信输入。
- 不把密钥、客户资料或未公开设计上传到未批准的模型服务。
- 所有 AI 修改必须记录模型、提示、工具、参数、结果和审批人。
- 量产文件发布前必须经过独立人工签核。
8.2 数据手册和供应链风险
- 数据手册版本、订购后缀和封装必须核对到具体型号。
- 数据手册中的引脚表、推荐焊盘和典型应用不能只靠模型摘要。
- BOM 需要检查生命周期、库存、替代料和最小起订量。
- 不同器件共用相似封装时，必须使用唯一封装名和唯一 ID，避免库合并。
8.3 工程验证风险
- DRC 只验证已经启用的规则，不等于 DFM 或电气正确。
- 载流估算不等于热仿真。
- 阻抗计算需要真实叠层、介质厚度、铜厚和制造公差。
- “差分对平行走线”不等于完成长度匹配、回流和串扰控制。
- AI 生成的仿真模型、激励和测试计划必须人工确认。
九、可观测性与指标
建议从第一天记录以下指标：
- 首次 ERC/DRC/DFM 通过率。
- 每个 Gate 的退回次数。
- 网表差异、封装差异和 BOM 变更数量。
- AI 建议被人工接受的比例。
- 自动修改导致回滚的比例。
- 设计到制造文件冻结的周期。
- 样机一次通过率。
- 试产良率、返修率和逃逸缺陷。
不要只优化“生成速度”或“DRC 数量”。真正重要的是：设计是否可解释、可复现、可验证，以及问题是否在流片或量产前被发现。
十、分阶段上线建议
阶段 0：只读基线
- 接入官方 Gateway 和官方 Skill。
- 只允许读取工程、BOM、网表、层叠和 DRC。
- 建立工程快照、报告模板和审计日志。
- 用一块已完成的板子做“影子测试”。
阶段 1：原理图助理
- 开放器件检索、重复连线、网名整理和器件标准化。
- 所有写操作必须人工确认。
- 每个模块完成后自动生成网表差异和 ERC 报告。
阶段 2：布局助理
- 人工先冻结板框、接口、安装孔、叠层和关键约束。
- AI 只生成布局候选，不直接覆盖最终布局。
- 关键器件位置由工程师确认后锁定。
阶段 3：受控布线
- 关键网络人工完成。
- AI 只处理低速、低风险、规则明确的剩余网络。
- 每次布线后执行 DRC、DFM、连通性和差异检查。
阶段 4：小批量试产
- 通过样机、热、功能和 EMC 预检。
- 建立失效反馈闭环。
- 只有在稳定批次和明确模板下，才允许提高自动化等级。
十一、试点选择
第一次试点建议选择：
- 两层或四层板。
- 低电压、低功耗。
- 低速数字接口为主。
- 无 RF、无市电、无隔离、无大功率电源。
- 器件在库、封装成熟、供应链稳定。
- 有明确的测试点和可回退的手工设计基线。
不建议把以下项目作为第一次试点：
- 高压或市电产品。
- 医疗、汽车、功能安全产品。
- DDR、PCIe、USB 3.x、千兆以太网等高速板。
- RF、毫米波或天线匹配板。
- 电池保护、充电和功率变换板。
十二、落地检查清单
- 每次自动修改都有快照、差异和回滚路径。
- 每个 Gate 都有明确责任人、检查报告和未决风险清单。
- 原始代码执行、批量修改和自动布线工具遵循最小权限。
- 关键网络已经人工完成并锁定。
- 原理图、封装、BOM 和料号版本一致。
- ERC、DRC、DFM、连通性和未布线检查全部完成。
- SPICE、SI/PI、热和 EMC 验证范围与产品风险匹配。
- 样机测试、失效分析和问题闭环已经完成。
- 制造文件、测试规范和版本清单相互对应。
- 发布前经过独立硬件工程师签核。